삼성전자 LSI 공정설계 JD(analog 회로) 관련

Q. 삼성전자 LSI 공정설계 JD(analog 회로) 관련

탈탈출한도비

안녕하세요, 이제 곧 올라올 26상 삼성전자를 준비하며 고민이 생겨 글을 씁니다. 석사 과정 연구 분야와 연관성이 큰 삼성전자 DS의 S.LSI 사업부 공정설계가 이번에는 공고가 나오길 빌며 취업준비를 하고 있습니다. 24년도 S.LSI의 JD를 참고하는 와중 analog 회로 관련 지식이 있어야 한다는 사실을 알게 되었습니다. 하지만 회로 관련해선 완전 무지해 이 부분이 문제가 될까 걱정이 됩니다. 공고가 나오기 약 1달 남은 시점인데 회로 관련 부트캠프 같은 활동이 추가로 필요할까요? 현직자 분들 혹은 이와 관련이 있으신 분들의 많은 도움 부탁드리며 긴 글 읽어주셔서 감사합니다. 학사 신소재 석사 첨단소재 석사 연구 분야 IR photodiode, Solar cell

2026.02.06

답변 8

탁
탁기사삼성전자
코사장 ∙ 채택률 78% ∙
회사
직무
일치
채택된 답변
공설이시면 회설과 협업이 있어 아날로그설계 지식을 요구하는거지 엄청 필수는 아닙니다. 게다가 신소재 시면 단기간에 부트캠프 하나로 아날로그지식을 획득하기는 어렵습니다. 한줄용도로는 가능하나 부트캠프로 그 이상의 어필은 어렵다고 보며, 솔라셀과 포토다이오드 관련해서 밀고나가는게좋아보입니다!
2026.02.07
회로설계 멘토 삼코치삼성전자
코부사장 ∙ 채택률 81% ∙
회사
일치
채택된 답변
안녕하세요, 회로설계 멘토 삼코치 입니다:) 질문자분 상황을 보면 학부 신소재, 석사 첨단소재에 IR photodiode와 Solar cell 연구를 하셨고, 목표가 삼성전자 DS 내 System LSI Business 공정설계 직무이신데 JD에서 analog 회로 지식이 언급되어 있어서 부담을 느끼시는 것으로 이해했습니다. 결론부터 말씀드리면 지금 시점에서 회로 부트캠프를 새로 시작하는 것은 효율 대비 리스크가 크고, 오히려 공정설계 관점에서의 회로 이해를 정리하는 것이 현실적인 전략입니다. System LSI 공정설계에서 말하는 analog 회로 지식은 회로설계자가 트랜지스터를 짜는 수준의 역량을 의미하지 않습니다. 이 직무에서 요구하는 회로 이해는 “이 공정 파라미터가 회로 성능에 어떤 방향으로 영향을 주는지 설명할 수 있는가”에 가깝습니다. 예를 들어 IR photodiode 연구를 하셨다면 dark current, responsivity, junction capacitance 같은 개념을 다뤄보셨을 텐데, 이게 공정설계에서는 depletion width, doping concentration, oxide thickness와 연결됩니다. analog 회로 관점에서는 이 요소들이 noise, bandwidth, gain stability로 이어진다는 맥락을 이해하고 있느냐를 보는 것입니다. 실제 현업 예시를 하나 들면, System LSI 공정설계에서 ADC나 sensor용 analog front-end를 지원할 때 gm이 왜 떨어지는지, leakage가 늘어나면 offset과 noise floor가 어떻게 변하는지를 공정 변수 관점에서 설명해야 하는 상황이 생깁니다. 이때 “차동증폭기 회로를 직접 설계할 수 있느냐”는 질문은 나오지 않고, “Vth variation이 커지면 input-referred noise가 왜 불리해지는가”를 공정 물성 관점에서 풀어내는지가 핵심입니다. 질문자분의 태양전지나 photodiode 경험은 minority carrier lifetime, recombination, junction 특성 이해로 바로 연결되기 때문에 이 부분을 잘 구조화하면 오히려 강점이 됩니다. 공고가 나오기 한 달 전이라는 시간 조건을 고려하면, 부트캠프처럼 회로설계 전반을 훑는 학습은 깊이도 얕고 면접에서 바로 드러나기 쉬운 약점이 될 수 있습니다. 차라리 single-stage amplifier, current mirror, differential pair 정도의 구조를 “수식 없이 개념 중심”으로 이해하고, 그 회로들이 공정 변화에 왜 민감한지를 정리하는 것이 낫습니다. 예를 들면 Id = muCox(W/L)*(Vgs - Vth)^2 같은 기본 식에서 mu와 Vth가 공정 변수라는 점을 짚고, oxide thickness나 channel doping이 바뀌면 회로 레벨에서 어떤 문제가 생기는지를 말로 풀 수 있으면 충분합니다. 비유를 조금 들자면, 질문자분에게 요구되는 것은 자동차 엔진을 직접 설계하는 능력이 아니라, 연료 품질이 바뀌었을 때 출력과 연비가 왜 달라지는지를 설명할 수 있는 정비 엔지니어의 시야에 가깝습니다. 회로를 “만드는 사람”이 아니라 “공정이라는 재료가 회로에 미치는 영향”을 설명하는 사람을 뽑는 자리라고 보시면 방향 설정이 훨씬 명확해집니다. 정리하면 지금 시점에서 회로 부트캠프를 새로 추가할 필요는 없고, 질문자분의 연구 주제를 analog 회로 성능 지표와 연결해 설명하는 연습, 그리고 공정 변수와 회로 특성의 인과관계를 정리하는 것이 합격 가능성을 높이는 준비 방향입니다. 이 방향으로 준비하시면 JD에서 말하는 analog 회로 지식 부족 때문에 탈락할 가능성은 크지 않습니다. 더 자세한 회로설계 컨텐츠를 원하신다면 아래 링크 확인해주세요 :) https://linktr.ee/circuit_mentor
2026.02.06
댓글 1
탈
탈출한도비
작성자
2026.02.07
늦은 시간임에도 정성스런 답변 감사드립니다. 덕분에 큰 고민이 해결되었습니다. 다시 한번 감사합니다.
Top_TierHD현대건설기계
코사장 ∙ 채택률 95%
교육이수가 취업에 도움이 되는 건 맞습니다. 하지만 이는 단순히 역량향상을 위한 노력의 정도만 보여주기 때문에 크리티컬한 영향을 미치는 건 아닙니다. 따라서 경험 및 역량들을 쌓으신 후 공모전 수상과 같은 것들을 갖추시는 것을 추천합니다.
2026.02.07
d
dev.jelly삼성전자
코상무 ∙ 채택률 49% ∙
회사
일치
공정 설계면은 회로 관련 지식이 필수적이진 않습니다
2026.02.07
흰
흰수염치킨삼성전자
코전무 ∙ 채택률 58% ∙
회사
일치
안녕하세요. 멘토 흰수염치킨입니다. 회로는 알고 있으면 도움돼요 추가 활동하면 좋을거 같네요! 도움이 되었으면 좋겠네요. ^_^
2026.02.07
P
PRO액티브현대트랜시스
코상무 ∙ 채택률 100%
먼저 채택한번 꼭 부탁드립니다!! 안녕하세요. 결론부터 말씀드리면 지금 시점에서 회로 부트캠프를 새로 추가하는 건 효율이 낮습니다. S.LSI 공정설계에서 말하는 아날로그 회로 지식은 회로를 설계하라는 의미가 아니라, 소자–공정 변화가 전기적 특성에 어떤 영향을 주는지 이해하는 수준을 뜻하는 경우가 대부분입니다. IR 포토다이오드·태양전지 연구 경험은 공정 조건 변화에 따른 I-V 특성, 누설전류, 응답도 등을 다뤘다는 점에서 오히려 강점입니다. 한 달 남은 시점에는 트랜지스터·다이오드 기본 동작, 간단한 아날로그 블록의 역할 정도만 정리하고, 연구 경험을 “공정 설계 → 특성 변화 → 회로 관점 영향”으로 연결해 설명하는 연습이 더 중요합니다. 회로를 배웠다는 이력보다 공정과 전기적 결과를 연결해 말할 수 있는지가 합격을 가릅니다.
2026.02.07
멘
멘토 지니KT
코이사 ∙ 채택률 67%
● 채택 부탁드립니다 ● S LSI 공정설계에서 요구하는 아날로그 회로 지식은 회로를 직접 설계하는 수준이 아니라 소자 특성이 회로 성능에 어떤 영향을 주는지 이해하는 정도입니다. IR 포토다이오드와 태양전지 연구 경험은 소자 물성 전기적 특성 공정 변수와의 관계를 설명하는 데 충분히 활용 가능합니다. 한 달 남은 시점에 부트캠프까지 갈 필요는 없고 MOSFET 기본 동작 원리 증폭 개념 노이즈 민감도 정도를 정리하시면 충분합니다. 면접에서는 회로 무지를 인정하되 공정 관점에서 소자 특성을 최적화해 회로 성능에 기여할 수 있다는 논리로 풀어내는 것이 중요합니다.
2026.02.07
P
PRO액티브현대트랜시스
코상무 ∙ 채택률 100%
먼저 채택한번 꼭 부탁드립니다!! 안녕하세요. 고민 포인트가 아주 현실적이네요. 결론부터 말씀드리면, 지금 시점에서 회로 부트캠프까지 새로 추가할 필요는 크지 않습니다. S.LSI 공정설계에서 JD에 언급되는 analog 회로 지식은 회로 설계자 수준을 요구한다기보다, 소자–공정–전기적 특성의 연결을 이해하는 정도에 가깝습니다. 질문자님은 IR photodiode, solar cell 연구를 하셨기 때문에 I-V 특성, leakage, capacitance, responsivity 등은 이미 강점입니다. 이는 analog 회로의 기초 언어와 충분히 맞닿아 있습니다. 남은 한 달은 부트캠프보다는 MOSFET/PN junction 기반 소자 동작, 간단한 증폭기 개념을 ‘읽고 설명할 수 있는 수준’으로 정리하고, 연구 경험을 S.LSI 공정설계 관점에서 풀어내는 데 집중하시는 게 효율적입니다. “회로 무지”보다 “내 연구가 회로 성능에 어떻게 기여하는지 설명 못하는 것”이 더 큰 리스크입니다.ㅁ
2026.02.07
AD
반도체
설계팀
대기업 반도체 산업으로 취업하기 위해선, 직관적 해석능력과 사고력이 필요합니다. 핵심 역량과 배운 지식을 취업에 활용하고 싶다면 국비지원 강의를 추천합니다.

함께 읽은 질문

Q.
Lorem ipsum dolor sit amet, consectet
Q.
Lorem ipsum dolor sit amet, consectet
Q.
Lorem ipsum dolor sit amet, consectet

궁금증이 남았나요?
빠르게 질문하세요.

회로설계 멘토 삼코치삼성전자

코부사장 ∙ 채택률 81% ∙

회사

일치

채택된 답변

안녕하세요, 회로설계 멘토 삼코치 입니다:) 질문자분 상황을 보면 학부 신소재, 석사 첨단소재에 IR photodiode와 Solar cell 연구를 하셨고, 목표가 삼성전자 DS 내 System LSI Business 공정설계 직무이신데 JD에서 analog 회로 지식이 언급되어 있어서 부담을 느끼시는 것으로 이해했습니다. 결론부터 말씀드리면 지금 시점에서 회로 부트캠프를 새로 시작하는 것은 효율 대비 리스크가 크고, 오히려 공정설계 관점에서의 회로 이해를 정리하는 것이 현실적인 전략입니다. System LSI 공정설계에서 말하는 analog 회로 지식은 회로설계자가 트랜지스터를 짜는 수준의 역량을 의미하지 않습니다. 이 직무에서 요구하는 회로 이해는 “이 공정 파라미터가 회로 성능에 어떤 방향으로 영향을 주는지 설명할 수 있는가”에 가깝습니다. 예를 들어 IR photodiode 연구를 하셨다면 dark current, responsivity, junction capacitance 같은 개념을 다뤄보셨을 텐데, 이게 공정설계에서는 depletion width, doping concentration, oxide thickness와 연결됩니다. analog 회로 관점에서는 이 요소들이 noise, bandwidth, gain stability로 이어진다는 맥락을 이해하고 있느냐를 보는 것입니다. 실제 현업 예시를 하나 들면, System LSI 공정설계에서 ADC나 sensor용 analog front-end를 지원할 때 gm이 왜 떨어지는지, leakage가 늘어나면 offset과 noise floor가 어떻게 변하는지를 공정 변수 관점에서 설명해야 하는 상황이 생깁니다. 이때 “차동증폭기 회로를 직접 설계할 수 있느냐”는 질문은 나오지 않고, “Vth variation이 커지면 input-referred noise가 왜 불리해지는가”를 공정 물성 관점에서 풀어내는지가 핵심입니다. 질문자분의 태양전지나 photodiode 경험은 minority carrier lifetime, recombination, junction 특성 이해로 바로 연결되기 때문에 이 부분을 잘 구조화하면 오히려 강점이 됩니다. 공고가 나오기 한 달 전이라는 시간 조건을 고려하면, 부트캠프처럼 회로설계 전반을 훑는 학습은 깊이도 얕고 면접에서 바로 드러나기 쉬운 약점이 될 수 있습니다. 차라리 single-stage amplifier, current mirror, differential pair 정도의 구조를 “수식 없이 개념 중심”으로 이해하고, 그 회로들이 공정 변화에 왜 민감한지를 정리하는 것이 낫습니다. 예를 들면 Id = muCox(W/L)*(Vgs - Vth)^2 같은 기본 식에서 mu와 Vth가 공정 변수라는 점을 짚고, oxide thickness나 channel doping이 바뀌면 회로 레벨에서 어떤 문제가 생기는지를 말로 풀 수 있으면 충분합니다. 비유를 조금 들자면, 질문자분에게 요구되는 것은 자동차 엔진을 직접 설계하는 능력이 아니라, 연료 품질이 바뀌었을 때 출력과 연비가 왜 달라지는지를 설명할 수 있는 정비 엔지니어의 시야에 가깝습니다. 회로를 “만드는 사람”이 아니라 “공정이라는 재료가 회로에 미치는 영향”을 설명하는 사람을 뽑는 자리라고 보시면 방향 설정이 훨씬 명확해집니다. 정리하면 지금 시점에서 회로 부트캠프를 새로 추가할 필요는 없고, 질문자분의 연구 주제를 analog 회로 성능 지표와 연결해 설명하는 연습, 그리고 공정 변수와 회로 특성의 인과관계를 정리하는 것이 합격 가능성을 높이는 준비 방향입니다. 이 방향으로 준비하시면 JD에서 말하는 analog 회로 지식 부족 때문에 탈락할 가능성은 크지 않습니다. 더 자세한 회로설계 컨텐츠를 원하신다면 아래 링크 확인해주세요 :) https://linktr.ee/circuit_mentor

탈

탈출한도비

작성자

2026.02.07

늦은 시간임에도 정성스런 답변 감사드립니다. 덕분에 큰 고민이 해결되었습니다. 다시 한번 감사합니다.

Q. 반도체 process integration 직무 희망 스펙 평가 부탁드리고, 조언 부탁드립니다!!

Q. 삼성전자 공정설계 HBM 질문

Q. 안녕하세요. 파운드리 공정설계 자소서 4번 항목 질문입니다

Q. 삼성전자 LSI 공정설계 JD(analog 회로) 관련

함께 읽은 질문

Q. 반도체 process integration 직무 희망 스펙 평가 부탁드리고, 조언 부탁드립니다!!

Q. 삼성전자 공정설계 HBM 질문

Q. 안녕하세요. 파운드리 공정설계 자소서 4번 항목 질문입니다

Q. 반도체 process integration 직무 희망 스펙 평가 부탁드리고, 조언 부탁드립니다!!

Q. 삼성전자 공정설계 HBM 질문

Q. 안녕하세요. 파운드리 공정설계 자소서 4번 항목 질문입니다

Q. 반도체 process integration 직무 희망 스펙 평가 부탁드리고, 조언 부탁드립니다!!

Q. 삼성전자 공정설계 HBM 질문

Q. 안녕하세요. 파운드리 공정설계 자소서 4번 항목 질문입니다